AMD раскрыла ключевые архитектурные особенности следующего поколения микроархитектуры Zen 6, ориентированного на серверный сегмент и будущие потребительские платформы.
Главным нововведением стало увеличение количества ядер в одном вычислительном модуле CCD на 50% — теперь их насчитывается 12 для стандартных чипов и до 32 для плотных ядер Zen 6c. Флагманские серверные процессоры Epyc на базе платформы Venice благодаря такой компоновке масштабируются до рекордных 256 ядер и 512 потоков на сокет.
Новая микроархитектура принесла масштабное перепроектирование исполнительных ресурсов. Объем буфера переупорядочения инструкций ROB вырос до 640 элементов, а регистровый файл целочисленных операций увеличился до 352 записей. Архитектура внедряет полную поддержку AVX-512 FP16, новые инструкции умножения битовой матрицы и четыре конвейера VNNI-INT8 вместо двух.
При этом Zen 6 и Zen 6c продолжают поддерживать одновременную многопоточность SMT, позволяющую выполнять два потока на ядро. Благодаря этим оптимизациям производитель заявляет о среднем росте производительности на инструкцию IPC на уровне 27% в совокупности облачных и ИИ-нагрузок по сравнению с предыдущим поколением.
Объем L3-кеша на один CCD вырос до 48 МБ для классических ядер Zen 6 и до 128 МБ для версий Zen 6c, обеспечивая выделенные 4 МБ L3 на каждое ядро. Серверная платформа Venice также обеспечила поддержку скоростной оперативной памяти DDR5 MRDIMM в 16-канальном режиме и высокоскоростного интерфейса PCIe 6.0. Полноценный релиз новых серверных решений уже состоялся, в то время как появление десктопных процессоров Ryzen на базе архитектуры Zen 6 ожидается несколько позже.
videocardz.com
Павлик Александр
Источник: ru.gecid.com