Консорциум Universal Chiplet Interconnect Express (UCIe) объявил о выпуске спецификации UCIe 4.0. Она знаменует важный этап — архитектура UCIe выходит за рамки интерфейсов для отдельных чиплетов и теперь охватывает основные требования по объединению множества чиплетов в целостную систему в корпусе.
Чиплетная архитектура усложняется — системы, включающие вычислительные модули, ускорители, память и другие компоненты, требуют эффективного управления, безопасности и мониторинга; при этом требуется рационально расходовать электроэнергию, площадь кристаллов и объём корпуса.
Спецификация вводит стандартизированный канал связи между SoC и чиплетами памяти, предлагая экономически выгодный и энергоэффективный подход к масштабированию пропускной способности памяти (ПСП) с использованием существующих технологий. Применяя имеющуюся экосистему физических интерфейсов (PHY) и адаптеров UCIe, протокол упрощает интеграцию памяти, обеспечивая эффективность передачи данных до 93,75 % и плотность ПСП на границе кристалла около 2,5 Тбайт/с/мм.
Источник изображения: UCIe Consortium
Разработчикам предоставляются новые возможности для повышения эффективности системы. Опциональный профиль с оптимизированным потреблением энергии даёт прирост эффективности по сравнению с обычным режимом на 30–80 % при скорости 64 ГТ/с. Улучшенная схема расположения контактных площадок для интерфейса UCIe-S (48 ГТ/с и 64 ГТ/с) помогает повысить плотность пропускной способности, сокращая, вместе с тем, протяжённость периметра кристалла, необходимого для высокоскоростного межкристального соединения. Плотность пропускной способности на единицу длины периметра возрастает на 20 %, на единицу площади — на 10 %. Разработчики могут добиваться более высокой пропускной способности при заданных габаритах или высвобождать ресурсы корпуса для других нужд. Интерфейсы отдельных чиплетов рассматриваются не изолированно, а как часть единой системы.
Ещё одно нововведение спецификации UCIe 4.0 — механизм доверенного информирования о состоянии чиплетов (Trusted Reporting of Chiplet State — TroCs). Он предоставляет системе достоверные данные о состоянии отдельных чиплетов, позволяет проверять корректность их работы и защищает от намеренно искажённой информации о состоянии компонентов. Предусмотрены двусторонние каналы управления с защитой целостности данных — это помогает обезопасить обмен информацией между чиплетами от несанкционированных изменений и гарантировать целостность управляющих данных. В сочетании с улучшенными механизмами управления сбросом эти средства создают более надёжную основу для безопасного управления отдельными чиплетами в составе единой системы.
UCIe 4.0 предлагает функции управления и безопасности, ориентированные на среды с несколькими чиплетами, которые могут выпускаться разными производителями и выполнять различные задачи и функционировать совместно в одном корпусе.
Спецификация расширяет набор функций на системном уровне, поддерживая внедрение чиплетных архитектур в автомобильной отрасли. Новые опциональные механизмы уведомления об ошибках и мониторинга состояния соединений дают более глубокий контроль целостности и позволяют современно выявлять возможные сбои, а система получает возможность реагировать на неполадки. Стандартизированные данные о состоянии соединений могут интегрироваться в общие требования к надёжности и функциональной безопасности автомобильных систем — разработчики могут отслеживать работоспособность межчиплетовых соединений в контексте всей системы транспортного средства.
Консорциум UCIe начал работу в 2022 году. Цель проекта — создание стандартного межсоединения, которое позволит объединять чиплеты разных производителей в одном корпусе В состав организации входят Intel, AMD, Qualcomm и TSMC, а также крупнейшие гиперскейлеры — Google Cloud, Meta✴ и Microsoft. Спецификация UCIe 3.0 была представлена в прошлом году.
Источник: servernews.ru