Помимо объявления о выходе чипов EPYC Venice 9006 и EPYC Embedded 9006 компания AMD анонсировала предстоящий выпуск семейства процессоров AMD EPYC Verano 9006 LP, разработанных специально для использования в составе серверных систем AMD нового поколения, ориентированных на GPU. Ожидается, что новинки появятся на рынке во II половине 2027 года. Как и EPYC Venice, они будут выпускаться по 2-нм техпроцессу TSMC N2P.
Мадху Рангараджан (Madhu Rangarajan), корпоративный вице-президент AMD, отвечающий за вычислительные продукты и решения в области корпоративного ИИ, охарактеризовал Verano как первый шаг компании к созданию систем, концептуально близких к суперчипам NVIDIA серии Vera Rubin. «Verano спроектированы как часть интегрированного решения уровня серверной стойки, объединяющего CPU и GPU, — пояснил он ресурсу The Register. — С этой точки зрения я бы не стал называть сам процессор конкурентом Vera. Скорее, конкурентом связке Vera + Rubin выступает комплексное решение на базе Verano и GPU AMD».
По словам Рангараджана, Verano будет выполнять роль CPU в аналогичных суперчипам NVIDIA системах на базе GPU от AMD. Как и в случае с NVIDIA, используются модули SOCAMM2 (LPDRR5X-8533), а не традиционные RDIMM. В отличие от Vera, которая может применяться и как самостоятельный процессор — например, в серверах для хранения данных или изолированных средах для запуска программных агентов, — у Verano задача одна: вовремя поставлять GPU необходимые объёмы данных. При этом у AMD уже есть опыт создания гибридных чипов — Instinct MI300A.
Источник изображения: AMD
Verano может быть оснащён восемью CCD, но функциональными являются шесть, а два так называемые «механические» (mechanical) CCD — заблокированы. Процессоры Verano будут представлены в конфигурациях как на базе ядер Zen 6 (до 12 ядер в одном CCD, т.е. 72T/144C) с частотой до 5,3 ГГц, так и на базе более «плотных» ядер Zen 6C (до 32 ядер в одном CCD, т.е. 192C/384T) с частотой до 4,1 ГГц. В обоих случаях объём L3-кеша составляет 4 Мбайт на ядро. ISA и IPC те же, что и у Venice.
В архитектуре Verano также используется оптимизированный путь передачи данных между CCD и IOD, обеспечивающий улучшенную обработку данных отклика (probe-response) объемом 32 байта и интенсивного потока операций записи объемом 25 байт. Это позволяет увеличить количество портов, повысить пропускную способность в расчёте на один CCX (Core Complex) и расширить возможности совместного использования ресурсов.
Процессор Verano включает два кристалла ввода-вывода — I/O Die (IOD). Каждый из них содержит 48 SerDes-блоков 64G и 8 блоков 16G, что в сумме дает 96 линий PCIe 6.0. Однако xGMI-линки могут работать и в режиме 112G, что уже близко к скоростям PCI 7.0. В IOD также размещены системная шина, контроллеры, блоки управления, подсистемы питания и обеспечения безопасности, ускорители. Каждый IOD соединен с двумя 6-канальными контроллерами памяти MCD, что в сумме даёт 24 канала.
Подобный подход применяется и в процессорах NVIDIA Vera, которые поддерживают до 1,5 Тбайт памяти LPDDR5X-9600 в формате SOCAMM2. По данным AMD, в платформах Verano память LPDDR5X обеспечит до 0,8 Тбайт/с и 1,5 Тбайт на сокет. Кроме того, использование такой памяти позволяет снизить энергопотребление на 30–40 % по сравнению с модулями DDR5 (M)RDIMM при сопоставимой пропускной способности.
Технология EFB (Efficient Fabric Bridge), используемая для взаимодействия между кристаллами, способствует повышению энергоэффективности. Кроме того, эти чипы поддерживаются платформами SB1, которые обеспечивают энергопотребление вычислительной части до 500 Вт и совместимость с узлами для задач ИИ (AI-Host Nodes), такими как Helion AI.
Источник: servernews.ru