TSMC готовится преодолеть затянувшуюся стагнацию в уменьшении ячеек памяти SRAM, которая длилась со времен освоения 5-нанометрового техпроцесса в 2020 году.
По информации отраслевых источников, при переходе на будущий технологический процесс A14, серийное производство которого запланировано на 2028 год, производителю удастся сократить площадь ячейки SRAM ниже значения 0,017 квадратного микрометра.
Это обеспечит уменьшение размера ячейки более чем на 19% по сравнению с нормами N5, в то время как в промежуточных техпроцессах N3 и N2 этот показатель фактически оставался неизменным.
Благодаря более компактному размеру ячеек памяти разработчики будущих центральных и графических процессоров смогут существенно увеличить объем кэш-памяти на кристалле либо перераспределить освободившееся пространство для других вычислительных блоков.
digitimes.com.tw
Павлик Александр
Источник: ru.gecid.com