Крупнейшие игроки рынка памяти (Samsung, SK hynix и Micron) официально приступили к ранним этапам разработки стандарта DDR6. Несмотря на то, что финальные спецификации JEDEC еще не утверждены, производители уже координируют работу с поставщиками подложек, чтобы подготовить тестовые образцы.
Базовая скорость DDR6 начнется с 8 800 МТ/с (что сопоставимо с топовыми модулями DDR5), а в перспективе стандарт нацелен на достижение 17 600 МТ/с. Для обеспечения стабильности сигнала на таких частотах DDR6 перейдет на структуру 4×24-бит (вместо 2×32-бит у DDR5).
Чтобы преодолеть физические ограничения классических DIMM-слотов, индустрия планирует массово внедрять форм-фактор CAMM2, который обеспечивает лучшую целостность сигнала. Первые этапы валидации у заказчиков ожидаются в 2027 году, однако полноценная коммерциализация и массовые поставки (преимущественно для ИИ-дата-центров) намечены на 2028–2029 годы.
Источник: www.goha.ru