Слух: Сообщается, что CPU Intel Core Ultra 400 «Nova Lake» получат большой кэш L3

Intel Nova Lake-S получит CPU-кристалл с bLLC площадью 150 мм², но для чего?

HXL делится некоторыми подробностями о настольном чипе Intel следующего поколения под кодовым названием Nova Lake-S. В последние дни появилось множество слухов и утечек, вероятно потому, что Intel начала делиться большей информацией с партнёрами. Мы также публиковали часть этих деталей ранее, включая утечки, связанные с чипсетами Z970 и Z990, которые позже были дополнены другими инсайдерами.

Очень большой кэш L3 уровня?

Серия Core Ultra 400 может впервые составить прямую конкуренцию линейке AMD с 3D V-Cache. Процессоры Ryzen 9000X3D сейчас лидируют в чартах продаж и остаются выгодным вариантом для гейминга. Дополнительный кэш способен уменьшать «узкие места» CPU во многих играх, что также помогает при использовании массовых комплектов DDR5.

Уже давно ходят слухи, что Intel разрабатывает альтернативу, обычно называемую bLLC (Big Last Level Cache). В отличие от подхода AMD со стековой (трёхмерной) компоновкой, этот кэш, как сообщается, будет интегрирован непосредственно в вычислительный кристалл (compute tile), а не размещён поверх него. Это приведёт к увеличению площади кристалла. Теперь HXL утверждает, что располагает деталями о том, как это повлияет на конфигурацию 8P + 16E.

Согласно публикации, стандартный кристалл без bLLC имеет площадь не менее 110 мм², тогда как версия с bLLC увеличивается до 150 мм² — рост на 36%.

Также стоит отметить, что это не единственная обсуждаемая конфигурация. Сообщается, что Intel рассматривает дизайн с двумя вычислительными кристаллами, что может увеличить общее количество ядер до 52, включая LP-ядра с других кристаллов.

HXL также сослался на более раннюю публикацию, где тот же инсайдер упоминал размеры кристалла CCD у AMD Zen 6. Ожидается, что Ryzen следующего поколения также получит варианты с двумя CCD, однако версия с одним CCD может стать более массовым продуктом. По сообщениям, AMD увеличивает количество ядер в CCD с 8 до 12.

Текущие слухи указывают на объём кэша bLLC в 144 МБ на один Compute Tile. Это означает, что версия с двумя кристаллами будет иметь 288 МБ. В свою очередь, AMD, как ожидается, увеличит объём 3D V-Cache с 64 МБ до 96 МБ, что даст 192 МБ в варианте с двумя CCD.

Источник: www.playground.ru

0 0 голоса
Рейтинг новости
1
0
Подписаться
Уведомить о
0 комментариев
Межтекстовые Отзывы
Посмотреть все комментарии