Специалисты из Института микроэлектроники Китайской академии наук совместно с коллегами из других научных учреждений представили инновационную архитектуру ячейки памяти. Разработка велась в условиях ограничений на поставки передового литографического оборудования, что стимулирует поиск нестандартных решений в полупроводниковой отрасли. Новая технология предлагает альтернативный подход к производству оперативной памяти, который может оказаться дешевле и эффективнее традиционных методов.
В основе изобретения лежит отказ от классической схемы построения ячейки DRAM, которая обычно состоит из одного транзистора и одного конденсатора. Китайские инженеры предложили архитектуру 2T0C, где используются два транзистора и полностью отсутствует отдельный конденсатор. Хранение информации в такой структуре осуществляется за счет заряда в канале управляющего транзистора, что также называют плавающим зарядом. Благодаря использованию двух управляющих транзисторов с общим каналом удалось повысить стабильность работы и снизить утечки тока. Дополнительным преимуществом стала возможность записи двух бит данных в одну ячейку за счет четырехуровневого значения заряда.
Производственный процесс новой памяти отличается высокой технологичностью и потенциальной дешевизной. Для создания структуры применяется метод самовыравнивания, который требует всего одного этапа фотолитографии и последующего травления. Многослойная заготовка, содержащая нанометровые слои полупроводников вроде IGZO и тантала, обрабатывается за один проход. В результате формируются вертикальные каналы, стенки которых становятся элементами транзисторов. Верхний транзистор отвечает за запись данных, а нижний за их считывание, при этом физическое пространство между ними служит местом хранения заряда. Такая компоновка позволяет достичь высокой плотности размещения ячеек, сопоставимой с современными стандартами.
Лабораторные тесты показали обнадеживающие результаты производительности и надежности. Ячейка способна хранить информацию без регенерации в течение примерно 470-500 секунд, что значительно превосходит показатели обычной динамической памяти, хотя и не дотягивает до энергонезависимой флеш-памяти. Задержка при чтении составляет около 50 наносекунд, что сравнимо с характеристиками актуального стандарта DDR5. Температурные испытания подтвердили стабильность работы устройства при нагреве до 85 градусов Цельсия.
Эксперты отмечают, что данная технология имеет отличные перспективы для использования во встраиваемой памяти и мобильных устройствах. Простота техпроцесса делает его идеальным кандидатом для создания многослойных стековых чипов. Однако специалисты призывают к сдержанному оптимизму, так как путь от лабораторного образца до массового коммерческого продукта может занять длительное время. На текущем этапе остаются открытыми вопросы о проценте брака при масштабном производстве и повторяемости характеристик чипов в заводских условиях.
Источник: www.playground.ru