Тайваньская компания TSMC, как сообщает ресурс Tom’s Hardware, на недавнем отраслевом мероприятии в Европе рассказала о своих планах по дальнейшему совершенствованию технологии упаковки многокристальных чипов CoWoS. Сейчас она позволяет на одной подложке разместить в 3,3 раза больше кремниевых чипов, чем подразумевает технический предел используемого оптического оборудования (858 кв.мм). Как правило, в самых сложных компоновках по соседству могут разместиться до 8 стеков памяти HBM3.
К 2025 году TSMC освоит выпуск кристаллов по технологии 2 нм, и упаковка CoWoS позволит увеличить их совокупную площадь до 5,5 раз от технического предела оптического оборудования, а количество стеков HBM4 вырастет до 12 штук. Наконец, к 2027 году CoWoS позволит поднять предел по совокупной площади объединяемых кристаллов до 9 раз от уровня самого крупного монолитного чипа. Другими словами, все объединяемые на подложке чипы смогут иметь общую площадь более 7700 кв.мм. По сути, проблемой станет ограничение по площади выпускаемых подложек, равно как и плотность тепловой энергии, ими выделяемой. Заодно можно будет увеличить количество стеков памяти HBM4 у одного чипа за пределы 12 штук. Кристаллы чипов TSMC к тому времени сможет выпускать по технологии A16.
Источник: overclockers.ru
